Dom > Vijesti > Sadržaj

Neka iskustva komprimiranja domene

Jan 15, 2018

1. racionalnu raspodjelu prostora kroz cjelokupnu situaciju

AX5318 je čip CMOS kalkulatora, koji uključuje četiri operacije, poduzima korake za pohranu podataka, zaslon za preljev, automatsko isključivanje, može koristiti baterije od 1.5V i može izravno pogoniti LCD. Kupac mora biti komprimiran na temelju originalnog proizvoda AX5315, jer AX5315 koristi 3V napojnu mrežu, pa je potrebno povećati naponski sklop duplikata u izvornom AX5315. Na temelju izvorne analize izgleda AX5315 može se vidjeti dijagram s dijagramom dijagnoze A originalnog položaja na karti u gornjem desnom kutu, ali ulazni i izlazni signali najviše se nalaze u gornjem lijevom kutu karte, a veličina domene za ovaj slučajni logički blok A, oblik i povećanje napona duplirajućeg kruga je vrlo sličan; istodobno je originalna karta ispod smjera spajanja složenija, jasnija o smjeru veze, tako da se može uzeti kao izgled slike 1, izvorna blokada slučajnih blokova A pomaknula se sa sličnim oblikom dvostruki krug; i slučajni logički blok A koji oblikuje obradu na tanku traku, na teritorij da poništi komprimiranu. To čini vezu izvornog grafikona razumnijom, a učinkovito iskorištava prostor. Prema ovoj shemi, područje izgleda se smanjuje za 12,1%, a cilj je 8% originalnog zahtjeva.

1.png

2. Prvo pronađite žicu za napajanje i uzemljenje i zatim stisnite

Općenito govoreći, rad komprimiranja izgleda obavlja više ljudi. Nakon određivanja planova rasporeda, cijeli raspored je podijeljen u nekoliko dijelova, a završni dio je agregiran. Ako se električna vodilica i žica uzemljenja ne pronađu unaprijed, svi priključci se tretiraju jednako, a to će utjecati i na performanse čipa. Prvo, jer je struja koja struji kroz električnu vodu i žicu za uzemljenje velika, treba biti grubo nacrtana od opće signalne linije. Drugo, opća signalna linija može se povezati pomoću POLY, dok se žica za napajanje i žice mogu povezati samo metalnim, a POLY veza nije dopuštena. Ako su izmjene napravljene u sažetku, vrlo je teško koristiti manje prostora. Stoga, prije kompresije, prvo moramo potvrditi liniju za napajanje i zemlju i nećemo više zaobilaziti i postići dvostruko više od pola napora.


3. Pravila inspekcije DRC-a moraju biti pažljivo napisana

Pravilo DRC-a pravilo je kojim se provjerava ispunjava li izgled podataka o rasporedu zahtjeve procesa. Napisati pravila DRC-a ne samo da zadovoljavaju tehnološke zahtjeve već i da uzmu u obzir pogreške koje se mogu napraviti u procesu crtanja. Dobra pravila DRC-a mogu provjeriti sve vrste prikrivene pogreške u dizajnu karte izdavaštva i napraviti dizajn izgleda pouzdanim i pouzdanim. Treba primijetiti pravila DRC-a.


1) jasno odrediti točno značenje svake naredbe u DRC pravilnoj datoteci, posebno za različite alate, isti naredbeni redak može biti različit, a broj može biti različit. Na primjer, u DRACULAR, moramo provjeriti razmak između POLY slojeva u EXT. Trebamo samo jednu EXT naredbu, kao što je Formula 1, dok u DIVA trebamo SEP i NOTCH dvije naredbe za postizanje iste svrhe, kao što je formula (2).

2.png

U obrascu (2) SEP se koristi za provjeru razmaka kako je prikazano na slici 2, a NOTCH se koristi za provjeru razmaka kako je prikazano na slici 3. Za sliku 4 moguće je provjeriti razmak između različitih slojeva grafike ( POLI i METAL) sa samo jednim SEP naredbom. Ako ne pažljivo razumijete ispravnu upotrebu svake naredbe, lako je napraviti pogreške i dovesti do ozbiljnih posljedica pogreške izgleda. U usporedbi s dva alata DRACULAR i DIVA, DRACULA naredba ima širok raspon naredbi, a zapovijedi su jednostavno napisane i univerzalnost. Preporuča se da ga upotrijebite kao željeni alat za pisanje pravila DRC-a.

3.png

4.png

2) treba pažljivo napisati pravila koja udovoljavaju zahtjevima procesa, a treba razmotriti neke pogreške koje se lako mogu napraviti u izgledu dizajna, kao što je (sve u obliku DIVA).

5.png


Jednom riječju, nije lako napisati dobru DRC datoteku. Treba biti vrlo upoznat s procesom i akumuliranjem iskustva.


4. LVL ispit

Budući da kompresija izgleda povećava naponski sklop duplikata, tako da ne može jednostavno provjeriti izgled AX5315 s LVL-om. Istodobno, jer čip sadrži ROM područje, ne može nacrtati sheme i obaviti LVS pregled, pa je AX5318 problem verifikacije teži. Nakon ponovljenih rasprava o različitim metodama, konačno koristimo sljedeću metodu, prvo, da dodamo krug napona napona udvostručenja LVS pregleda kako bismo osigurali točan; a zatim nema podataka u AX5315 domeni, a zatim definirati neki novi sloj povezivanja i rupu za povezivanje, krug napajanja ulaznog i izlaznog napona povezan s pravim mjestom u AX5315. Ovo daje referentni izgled za LVL provjeru. Budući da je izvorni AX5315 raspored ispravan, a krug napona napona je LVS provjeriti je ispravan, pa ako je pogreška moguća samo u višenamjenskom krugu, izlazni ulaz ulaza na liniju, brzina pogrešaka je znatno smanjena; istodobno uzeti različite podatke kojima upravljaju različiti ljudi na vjerojatnost da takvi različiti dizajneri čine istu pogrešku će biti manja. Metoda konkretne realizacije ove vrste verifikacijske ideje je kako slijedi:


Odredite novi sloj:

LVL-CUT

Rezni sloj koji se koristi za LVL inspekciju, koji se koristi za odstranjivanje podataka koji nisu potrebni

LVL-ROUT

Spojni sloj koji se koristi za LVL pregled, koji se koristi za povezivanje sučelja

LVL-CON

LVL provjerava sloj pora za vezu između LVL-ROUT sloja i AX5315 podataka i definira tri sloja veze (DRACULAR format) u LVL pravilnoj datoteci:

6.png

7.png

Kroz LVL-CON vezu LVL-ROUT i METAL, POLI, NDIFF, PDIFF sloj se ogleda u izgledu, kao što je prikazano na slici 5

8.png