Dom > Vijesti > Sadržaj

Drakula jezik

Jan 15, 2018

Prvi korak za korištenje Dracula je također ključni korak, koji je stvoriti zapovijednu datoteku (datoteku pravila) koja je u skladu s njezinom izglednom tehnologijom i izvući podatke o rasporedu kroz Drakula zapovijednu datoteku kako bi oblikovala tablicu mreža izgleda. Tijekom procesa kompiliranja, ako Drakula pronađe pogrešku, tražit će se pogrešna vrsta, a datoteka zapovijedanja debugirana je prema informacijama sve dok ne bude potpuno prošla. Proces validacije izgleda Drakula prikazan je na slici 2.

2.png

Struktura naredbene datoteke Drakula sastoji se od sljedećih četiri dijela (svaki blok počinje s "* blok nazivom", završava s "* END" i komentirano je ponašanje zaglavlja zarezom).

1) opisni blok: uključujući stazu i naziv ulaznih i izlaznih datoteka, najvišu razinu naziva stanica koje treba otkriti, naziv CAD sustava izgleda, faktor skale grafičke jedinice i način izvršavanja.

3.png

U IN DISK jednom, napišite naziv GDS datoteke iz Stream Out i napišite put ako se ne pokreće ispod trenutnog puta.

U DISK = / home / cell - desig n / xx x. GDS

2) ulazni sloj blok: GDS broj u rasporedu odgovara slojnom broju u naredbenoj datoteci (računalo samo identificira broj GDS razine i nema veze s imenom određenog sloja). kao

4.png

Inače, LVS ne može normalno raditi. Naredbe datoteke moraju biti usko integrirane s procesom, a različiti naredbeni dokumenti potrebni su za različite procese.

3) blok operacije: glavni dio zapovjedne datoteke. Ekstrakcija izgleda, u kombinaciji s određenim postupkom, struktura izgleda kako bi se identificirale različite komponente i veze na karti. Koristeći logičke topološke odnose između slojeva i I, ili, Ne, Unutar, Uključiti i druge naredbe, uspostavljamo sloj prepoznavanja, vezu uređaja i elektrode uređaja. Vađenje sklopa rasporeda je važno sredstvo provjere izgleda, koja regenerira krug prema informacijama o rasporedu. U bloku rada alata Dracula logičan rad kombinacije prvobitnog sloja, unaprijed izgrađenog sloja i ulaznog sloja koristi se za identifikaciju komponenti i mrežnu tablicu koja oblikuje liniju. Slijedi primjer Pwell-CMOS procesa.

5.jpg

6.png

Kroz gornju naredbu generira se prepoznatljivi sloj i određuje se vezni sloj.

; * * * CONN ECT LIST * * * *;

7.png

Konačno, NMOS cijev i PMOS cijev mogu se identificirati opisom komponenata.

8.png

U radu blokova bit ćemo na čipu, definirana je struktura uređaja, izvornik u fizici, a ne sva izdanja povezana s ekstrakcijom u različite osnovne elemente u integriranom krugu, a izraz mrežnog generiranja dijagrama na istoj razini tranzistor, može postati objekt usporedbe. Stoga, svi dijelovi koji se koriste u konstrukciji kruga moraju biti objašnjeni u radnom bloku.


U CMOS integriranim krugovima osnovni su uređaji NMOS, PMOS, MOS kondenzatori, polisilicijski otpornici, razni difuzni otpornici i diode. U BiCMOS integriranim krugovima postoje i NPN i PNP. Kao primjer, uzimanje najjednostavnijeg MOS cijevi, polisilikonski se može koristiti kao "i" difuzijske zone N + ili P +, što je definirano kao NMOS ili PMOS cijev. Međutim, svi uređaji nemaju jasne strukturne značajke, a neki uređaji imaju malo drugačiju definiciju. Slijedi detaljna analiza otpornosti polisilikona kao primjer. U dizajnu čipa, polisilicon se također može koristiti kao veza osim za metal. Stoga moramo uključiti polisilikona kada definiramo spojni sloj. U stvari, nema razlike između polisilikonskog spoja i polisilikijskog otpornika u procesu realizacije. Fizički, svi su isti. Koriste se samo različitim fizikalnim svojstvima polisilicona kako bi se postigle različite funkcije. Na taj način otpor polisilikona ne može se izravno izvući iz izgleda. Rješenje je umjetno dodati razinu, koja se temelji na položaju polisiliconske otpornosti na izgledu, koja se razlikuje od opće linije polisilicije. Kada je LVS datoteka napisana, otpornost na polisilicik može se dobiti pomoću polisilikona i dodane faze "i". Metoda ekstrakcije otpornosti na polisilicij je također primjenjiva na razne druge uređaje, uključujući različite difuzijske otpornike, diode i triode.


Za neobične CMOS i BiCMOS procese, u sklopu će postojati neki posebni uređaji. Na primjer, u mnogim čipovima integriranog visokofrekventnog kruga, bit će nova vrsta napajanja poput LDMOS, koja je integrirana unutar čipa. Struktura ovih posebnih uređaja je vrlo složena, vrlo složena i dugotrajna za korištenje precizne definicije izjave, a ti se uređaji mogu objasniti metodom sličnom otkrivanju otpornosti polisilicona. Budući da je broj takvih uređaja vrlo mali, može se odvojiti dodatnim slojem. Uređaj se može detaljno definirati, a s ručnim pregledom može se postići svrha provjere. Inspekcija LVS je uglavnom kako bi se osigurala ispravnost veze između ovih uređaja i drugih uređaja. Slijedi detaljni uvod u LDMOS uređaje u čipu integriranog kruga visokog napona.

9.png

10.jpg

LDMOS je transverzalni kratki kanal višekanalni uređaj koji se široko koristi u visokonaponskim i malim strujnim poljem u visokonaponskim integriranim krugovima. Kao što je prikazano na slici 3 i na slici 4, u usporedbi s CMOS prolaza, između izvornog područja i područja propuštanja LDMOS-a, projektiran je visoki otporni sloj pod nazivom regiji driftanja, kako bi se poboljšala njegova sposobnost napajanja. Složena struktura visokonaponskih uređaja uglavnom se odnosi na složenost procesa. Ali sa stajališta ekstrakcije, Drakula jezik treba topologiju izgleda, a operacija se može odvojiti od procesa. Stoga, u procesu sastavljanja LVS naredbene datoteke, moramo obraditi samo grafičku strukturu LDMOS-a. Koristimo Drakula jezik za identifikaciju komponenti i integriranje mreža s mrežom. LDMOS cijev se ekstrahira sljedećim programom.

11.png

4) crtež za crtež (opcija): poslati izlaznu datoteku na uređaj kao što je ploter. Zapovjedna datoteka izravno je povezana s provjerom točnosti visine, propusta, pogrešnih iskaza, lažnih, sve utječe na dizajn prve uspješne brzine i vremena na tržište.