Dom > Izložba > Sadržaj

Sustav na čipu (SoCs) Struktura

Mar 08, 2019

SoC se sastoji od hardverskih funkcionalnih jedinica, uključujući mikroprocesore koji upravljaju softverskim kodom, kao i komunikacijski podsustav za povezivanje, upravljanje, usmjeravanje i povezivanje između tih funkcionalnih modula.


Funkcionalne komponente

Jezgre procesora

SoC mora imati barem jednu procesorsku jezgru, ali obično SoC ima više od jedne jezgre. Jezgre procesora mogu biti mikrokontroler, mikroprocesor (μP), procesor digitalnog signala (DSP) ili jezgra procesora skupova instrukcija specifičnih za aplikaciju (ASIP). ASIP-ovi imaju skupove naredbi koje su prilagođene za aplikacijsku domenu i dizajnirane da budu učinkovitije od općih uputa za određenu vrstu radnog opterećenja. Multiprocesorski SoC imaju više od jedne procesorske jezgre po definiciji.


Bilo jednojezgreno, multi-core ili manycore, SoC procesorske jezgre obično koriste RISC arhitekture skupova instrukcija. RISC arhitekture imaju prednost u odnosu na CISC procesore za sustave na čipu jer zahtijevaju manje digitalne logike, a time i manje energije i prostora na ploči, te u ugrađenim i mobilnim računalima, područje i snaga često su vrlo ograničeni. Konkretno, SoC procesorske jezgre često koriste ARM arhitekturu jer je to mekani procesor specificiran kao IP jezgra i ima veću energetsku učinkovitost od x86.


sjećanja

Dodatne informacije: Memorija računala

Sustavi na čipu moraju imati blokove poluvodičkih memorija za izvođenje svojih proračuna, kao i mikrokontroleri i drugi ugrađeni sustavi. Ovisno o aplikaciji, SoC memorija može oblikovati hijerarhiju memorije i hijerarhiju predmemorije. Na tržištu mobilnih računala ovo je uobičajeno, ali u mnogim ugrađenim mikrokontrolerima male snage to nije potrebno.


Tehnologije memorije za SoC-ove uključuju memoriju samo za čitanje (ROM), memoriju slučajnog pristupa (RAM), električno izbrisivi programabilni ROM (EEPROM) i flash memoriju. Kao iu drugim računalnim sustavima, RAM se može podijeliti na relativno brži ali skuplji statički RAM (SRAM) i sporiji, ali jeftiniji dinamički RAM (DRAM). Kada SoC ima hijerarhiju cache-a, SRAM će se obično koristiti za implementaciju L1 keša registara procesora i jezgri, dok će se DRAM koristiti za niže razine hijerarhije cache-a uključujući glavnu memoriju. "Glavna memorija" može biti specifična za jedan procesor (koji može biti višejezgreni) kada SoC ima više procesora, u kojem slučaju se distribuira memorija i mora se poslati putem komunikacije Intermodule na čipu kojoj će pristupiti drugačiji procesor. [11] Za daljnju raspravu o problemima memorije s više obrada, pogledajte koherenciju predmemorije i latenciju memorije.


sučelja

SoC uključuju vanjska sučelja, tipično za komunikacijske protokole. To se često temelji na industrijskim standardima kao što su USB, FireWire, Ethernet, USART, SPI, HDMI, I²C, itd. Ta će se sučelja razlikovati ovisno o namjeni. Mogu se podržavati i protokoli za bežično umrežavanje, kao što su Wi-Fi, Bluetooth, 6LoWPAN i komunikacija u blizini polja.


Po potrebi, SoC-ovi uključuju analogna sučelja, uključujući analogno-digitalne i digitalno-analogne pretvarače, često za obradu signala. Oni se mogu povezati s različitim tipovima senzora ili aktuatora, uključujući pametne pretvornike. Oni se mogu povezati s modulima ili štitovima specifičnim za aplikaciju. [Nb 5] Ili oni mogu biti interni u SoC-u, kao npr. Ako je analogni senzor ugrađen u SoC i njegova se očitanja moraju pretvoriti u digitalne signale za matematičku obradu.


Digitalni procesori signala

Jezgre procesora digitalnog signala (DSP) često su uključene u sustave na čipu. Oni izvode operacije obrade signala u sustavima na čipu za senzore, aktuatore, prikupljanje podataka, analizu podataka i obradu multimedija. DSP jezgre obično karakteriziraju vrlo duge instrukcijske riječi (VLIW) i arhitekture skupa s pojedinačnim uputama, više podataka (SIMD), te su stoga vrlo podložne iskorištavanju paralelizma na razini instrukcija kroz paralelnu obradu i superskalarnu izvedbu. DSP jezgre najčešće imaju instrukcije specifične za aplikaciju, i kao takve su obično aplikacijski specifični procesori (ASIP). Takve upute specifične za aplikaciju odgovaraju namjenskim hardverskim funkcionalnim jedinicama koje izračunavaju te upute.


Tipične DSP upute uključuju multiply-accumulate, Fast Fourier transform, fused multiply-add i convolutions.


drugo

Kao i kod drugih računalnih sustava, SoC-ovi zahtijevaju izvore tajminga za generiranje satnih signala, kontrolu izvršavanja SoC funkcija i pružanje vremenskog konteksta za obradu signala aplikacija SoC-a, ako je potrebno. Popularni izvori vremena su kristalni oscilatori i fazno zaključane petlje.


Periferni uređaji na čipu, uključujući tajmere, tajmere u stvarnom vremenu i generatore za resetiranje pri uključivanju. SoC također uključuju regulatore napona i sklopove upravljanja napajanjem.