info@panadisplay.com
Sustav na čipu (SoCs) Intermodulska komunikacija

Sustav na čipu (SoCs) Intermodulska komunikacija

Mar 08, 2019

Sustavi na čipu obuhvaćaju mnoge izvršne jedinice. Te jedinice često moraju slati podatke i upute naprijed i natrag. Zbog toga svi SOC-i osim najtrivijalnijih zahtijevaju komunikacijske podsustave. Izvorno, kao i kod drugih mikroračunalnih tehnologija, korištene su arhitekture sabirnice podataka, ali su nedavno dizajnirane na temelju oskudnih interkomunikacijskih mreža poznatih kao mreže na čipu (NoC) porasle na istaknuto mjesto i predviđaju se da će uskoro prestići arhitekture sabirnica za SoC dizajn ,


Bus-based komunikacija

Povijesno gledano, zajednička globalna računalska sabirnica obično je povezivala različite komponente, koje se nazivaju i "blokovi" sustava System-on-Chip. Vrlo uobičajena sabirnica za komunikaciju između sustava na čipu je ARM-ov standard Advanced Architecture (AMBA) za Advanced Microcontroller Bus Architecture.


Izravni kontroleri pristupa memoriji usmjeravaju podatke izravno između vanjskih sučelja i SoC memorije, zaobilazeći CPU ili kontrolnu jedinicu, čime se povećava propusnost podataka sustava na čipu. To je slično nekim upravljačkim programima uređaja za periferne uređaje na komponentnim PC arhitekturama s više čipova.


Računalni autobusi su ograničeni u skalabilnosti, podržavajući samo do nekoliko desetina jezgri (višejezgrenih) na jednom čipu. Kašnjenje žice nije skalabilno zbog kontinuirane minijaturizacije, performanse sustava se ne mijenjaju s brojem pričvršćenih jezgri, SoC-ova radna frekvencija se mora smanjiti sa svakom dodatnom jezgrom pričvršćenom za održivost energije, a duge žice troše velike količine električne energije. Ovi izazovi su previsoki za podršku mnogim sustavima na čipu.


Mreža na čipu

Glavni članak: Mreža na čipu

Krajem 2010. pojavio se trend implementacije komunikacijskih podsustava sustava na čipu u smislu mrežne topologije umjesto protokola temeljenih na sabirnicama. Trend prema većem broju procesorskih jezgri na SoC-ovima uzrokovao je da komunikacijska učinkovitost na čipu postane jedan od ključnih čimbenika u određivanju ukupnih performansi i troškova sustava. To je dovelo do pojave interkonekcijskih mreža s usmjerivačkom komutacijom paketa poznatom kao "mreže na čipu" (NoCs) kako bi se prevladala uska grla mreža temeljenih na sabirnici.


Mreže na čipu imaju prednosti, uključujući usmjeravanje prema odredištu i aplikaciji, veću energetsku učinkovitost i smanjenu mogućnost spora sabirnice. Arhitekture mreže na čipu inspiriraju se mrežnim protokolima kao što su TCP i paket Internet protokola za komunikaciju na čipu, iako oni obično imaju manje mrežnih slojeva. Optimalna mrežna arhitektura na čipu u stalnom je području velikog istraživačkog interesa. NoC arhitekture se kreću od tradicionalnih topologija distribuirane računalne mreže kao što su torus, hiperkocka, mreže i stablo mreže do raspoređivanja genetskog algoritma na randomizirane algoritme kao što su slučajne šetnje s grananjem i randomizirano vrijeme za život (TTL).


Mnogi SoC-ovi istraživači smatraju da je NoC arhitektura budućnost dizajna sustava na čipu jer su pokazali da učinkovito zadovoljavaju potrebe snage i propusnosti dizajna SoC-a. Trenutne NoC arhitekture su dvodimenzionalne. 2D IC dizajn ima ograničen izbor planiranja s povećanjem broja jezgri u SoC-ovima, tako da se pojavljuju trodimenzionalni integrirani krugovi (3DIC), SoC dizajneri traže izgradnju trodimenzionalnih čip mreža poznatih kao 3DNoC.