Dom > Izložba > Sadržaj

Polje za programiranje vrata na terenu Usporedbe

Mar 11, 2019

Za ASIC-ove

Povijesno gledano, FPGAs su sporiji, manje energetski učinkoviti i općenito postižu manje funkcionalnosti od svojih fiksnih ASIC kolega. Starija studija pokazala je da dizajn koji se provodi na FPGA-ima treba u prosjeku 40 puta više prostora, privući 12 puta veću dinamičku snagu i raditi na jednoj trećini brzine odgovarajućih ASIC implementacija.


U novije vrijeme, FPGAs kao što su Xilinx Virtex-7 ili Altera Stratix 5 su došli do rivala odgovarajućih ASIC i ASSP ("Aplikacijski specifični standardni dio", kao što je samostalni USB čip) rješenja pružajući značajno smanjenu potrošnju energije, povećan brzina, manji troškovi materijala, minimalna implementacija nekretnina i povećane mogućnosti za ponovnu konfiguraciju 'on-the-fly'. Tamo gdje je dizajn možda uključivao 6 do 10 ASIC-ova, isti se dizajn sada može postići korištenjem samo jednog FPGA.


Prednosti FPGA-a uključuju mogućnost ponovnog programiranja kada su već razmještene (tj. "U polju") kako bi se riješile greške, a često uključuju i kraće vrijeme na tržištu i niže troškove koji se ponavljaju. Prodavači također mogu proći srednjim putem putem FPGA prototipova: razvijaju svoj prototipni hardver na FPGA, ali proizvode svoju konačnu verziju kao ASIC tako da se više ne mogu mijenjati nakon što je dizajn posvećen.


trendovi


Xilinx je tvrdio da nekoliko tržišnih i tehnoloških dinamika od veljače 2009. Mijenjaju ASIC / FPGA paradigmu:


Troškovi razvoja integriranog kruga su agresivno rasli

ASIC složenost je produljeno vrijeme razvoja

Resursi za istraživanje i razvoj i broj zaposlenih smanjivali su se

Gubici prihoda zbog sporog puštanja na tržište bili su u porastu

Financijska ograničenja u siromašnom gospodarstvu pokretala su jeftine tehnologije.

Ovi trendovi čine FPGA bolje alternativom od ASICs za veći broj više-volumen aplikacija nego što su povijesno koristi za koje tvrtka pripisuje sve veći broj FPGA dizajn počinje.


Neke FPGA imaju mogućnost djelomične konfiguracije koja omogućuje da se jedan dio uređaja ponovno programira dok se drugi dijelovi nastavljaju.



Složeni programabilni logički uređaji (CPLD)

Primarne razlike između složenih programabilnih logičkih uređaja (CPLDs) i FPGA su arhitektonske. CPLD ima razmjerno restriktivnu strukturu koja se sastoji od jednog ili više programabilnih logičkih polja suma proizvoda koji daju relativno mali broj takvih registara. Kao rezultat toga, CPLDs su manje fleksibilni, ali imaju prednost više predvidljivih vremena kašnjenja i veći logika-to-interconnect omjer. [Citat potreban] FPGA arhitekture, s druge strane, dominira međusobno. To ih čini daleko fleksibilnijim (u smislu raspona dizajna koji su praktični za njihovu implementaciju), ali i daleko složeniji za projektiranje, ili barem zahtijevanje složenijeg softvera za automatizaciju elektroničkog dizajna (EDA).


U praksi, razlika između FPGA-a i CPLD-ova često je velika jer su FPGA-ovi obično mnogo veći u smislu resursa od CPLD-ova. Obično samo FPGA sadrže složenije ugrađene funkcije kao što su sabirači, množitelji, memorija i serijalizatori. Još jedna uobičajena razlika je u tome što CPLDs sadrže ugrađenu flash memoriju za pohranu njihove konfiguracije, dok FPGA obično zahtijevaju vanjsku i trajnu memoriju (ali ne uvijek).


Kada dizajn zahtijeva jednostavan instant-on (logika je već konfigurirana pri uključivanju napajanja), CPLD-ovi su općenito preferirani. Za većinu drugih aplikacija općenito se preferiraju FPGA. Ponekad se i CPLDs i FPGAs koriste u jednom dizajnu sustava. U tim nacrtima, CPLDs općenito obavljaju funkcije ljepila logike, te su odgovorni za "dizanje" FPGA, kao i kontroliranje reset i boot slijed kompletne ploče. Stoga, ovisno o primjeni, može biti razumno koristiti i FPGA i CPLD u jednom dizajnu.

Razmatranja sigurnosti

FPGAs imaju i prednosti i nedostatke u odnosu na ASIC ili sigurne mikroprocesore, što se tiče hardverske sigurnosti. Fleksibilnost FPGA-a čini zlonamjerne modifikacije tijekom izrade manjim rizikom. Prije toga, za mnoge FPGA, dizajn bitstream je bio izložen, dok ga FPGA učitava iz vanjske memorije (obično na svakoj power-on). Svi glavni FPGA prodavači sada nude spektar sigurnosnih rješenja za dizajnere kao što su bitstream enkripcija i autentifikacija. Na primjer, Altera i Xilinx nude AES enkripciju (do 256-bit) za bitstreams pohranjene u vanjskoj flash memoriji.


FPGA-i koji interno pohranjuju svoju konfiguraciju u trajnu flash memoriju, kao što su Microsemijev ProAsic 3 ili Lattice XP2 programabilni uređaji, ne izlažu bitstream i ne trebaju šifriranje. Osim toga, flash memorija za preglednu tablicu osigurava zaštitu za pojedinačne događaje za svemirske aplikacije. Kupci koji žele veće jamstvo otpornosti na neovlašteno rukovanje mogu koristiti pisanje jednom, antifuse FPGA od proizvođača kao što je Microsemi.


Sa svojim Stratix 10 FPGA-om i SoC-ovima, Altera je uvela Secure Device Manager i fizički nepristupačne funkcije koje osiguravaju visoku razinu zaštite od fizičkih napada.


U 2012. istraživači Sergei Skorobogatov i Christopher Woods pokazali su da FPGA mogu biti podložne neprijateljskim namjerama. Otkrili su da je kritična ranjivost backdoor-a proizvedena u siliciju kao dio Actel / Microsemi ProAsic 3, što ga čini ranjivim na mnogim razinama, kao što su reprogramiranje kripto i pristupnih ključeva, pristup nekriptiranom bitstreamu, modificiranje silicijskih značajki niskih razina i vađenje konfiguracijskih podataka.